Fpga Trading Systems

En-FPGA8482 Los sistemas de comercio reducen la latencia comercial Publicado el 16 de septiembre de 2010 La latencia de la respuesta comercial se redujo a menos de dos microsegundos al combinar NASDAQ ITCH y OUCH en un solo FPGA David Buechner, Vicepresidente, Impulse: Donde han equipado matemáticos y desarrolladores de algoritmos para mejorar dramáticamente la latencia. En-FPGAtrade Trading Systems (www. infpga) han anunciado un diseño de referencia de comercio automatizado acelerado por hardware que realiza el manejo de alimentación de ITCH de NASDAQ y la entrada de órdenes de OUCH saliente que se ejecuta en 10Gb Ethernet, con menos de dos microsegundos de latencia. El sistema se presentará en la feria y sala de conferencias 2010 High Performance Computing Financial Markets, stand 424, en la ciudad de Nueva York el 20 de septiembre de 2010. El sistema in-FPGA tiene como objetivo permitir a los operadores lograr latencias de respuesta que son una fracción de lo que Puede lograrse utilizando sistemas basados ​​en CPU. Los visitantes del programa podrán ver el hardware real utilizado para la descodificación de datos de mercado y la entrada de órdenes de salida, con toda la funcionalidad realizada completamente en la lógica de FPGA (Field Programmable Gate Array) de alto rendimiento. Se dice que el sistema resultante alcanza una latencia de 2 microsegundos hoy, con mejoras esperadas en el rendimiento a lo largo de 2010. Estas plataformas de referencia basadas en FPGA apuntan a operar a varias veces la velocidad de los servidores basados ​​en microprocesadores más grandes. Su todo sobre la latencia comercial, dijo Cameron Elliott, diseñador jefe del sistema en FPGA. El comercio basado en FPGA puede responder a los datos del mercado un orden de magnitud más rápido que los servidores basados ​​en Linux y 2-5 veces más rápido que los sistemas híbridos de CPU / FPGA. Gran parte de la ganancia viene de simplificar la ruta del hardware, consolidando el procesamiento en un chip de hardware y eliminando las rutas de alta latencia. Lo que hace esto más emocionante para los comerciantes es que pueden implementar su lógica de activación comercial en lenguaje C con Impulse C, en lugar de tener que aprender lenguajes de descripción de hardware como Verilog o VHDL o tener que pasar sus modelos a ingenieros de hardware para su traducción . Herramientas de impulso están en uso en las principales empresas financieras y fondos de cobertura, donde han equipado matemáticos y desarrolladores de algoritmos para mejorar dramáticamente la latencia. En-FPGAs sistema de comercio y aplicación de referencia permite a los desarrolladores de software para utilizar la aceleración de hardware para 10Gb Ethernet de procesamiento, dijo David Buechner, vicepresidente de Impulse. Esto ofrece una tecnología disruptiva para las empresas comerciales que quieren ser los primeros en la cola con sus oficios. Artículos populares Tullett Prebon El Comité Ejecutivo Global de ICAP nombra a Washington DC abre un centro de innovación de bloques Recordatorio - Finra Tick Size Pilot comienza hoy Corvil presenta análisis de máquina-tiempo IG Group adquiere DailyFX GFT nombra a David Collins como jefe de servicios financieros Copyright copy Automated Trader Ltd 2016 - Estrategias Cumplimiento de tecnología El marco de trabajo acelera el desarrollo de aplicaciones de sistemas financieros de ultra baja latencia. Desde el advenimiento del comercio electrónico, una carrera por la velocidad ha seguido para construir las plataformas de comercio más rápido y más inteligente. El tiempo de respuesta ha disminuido de segundos, a milisegundos, a microsegundos. El impulso para el tiempo de respuesta de microsegundos y submicrosecondes simplemente no es posible con el software tradicional o con arquitecturas sencillas de hardware, lo que impulsa la adopción de la tecnología FPGA (field programmable gate array) en sistemas de latencia ultraliviana. Para reducir el riesgo de desarrollar código de lenguaje de descripción de hardware (HDL) de forma nativa en una tarjeta FPGA Ethernet y reducir el tiempo de desarrollo, AdvancedIO ha sido pionera en el uso de marcos FPGA para comunicaciones Ethernet 10-Gigabit (10GE). El conjunto de herramientas del marco de desarrollo AdvancedIO expressXG proporciona la infraestructura necesaria para asegurar un rápido despliegue de servicios financieros y permite una portabilidad sin fisuras a la última generación de tarjetas FPGA. - Rafeh Hulays, PhD, Vicepresidente de Desarrollo de Negocio, AdvancedIO Systems Inc. Información adicionalCitadel - Global Financial Institution FPGA Engineer Market Making Ubicación: Chicago, IL Estamos buscando un ingeniero FPGA con experiencia para unirse a nuestro equipo existente y ser responsable de la investigación, Diseño e implementación de soluciones FPGA para los negocios comerciales de Citadels desarrollando sistemas de negociación de latencia ultra baja. Tenemos un equipo de desarrollo pequeño y altamente experimentado que está trabajando en nuevos diseños FPGA en un lenguaje de descripción de hardware, realizando análisis de tiempo, validando y depurando diseños para errores y eficiencia. Trabajar con el equipo en el desarrollo y la implementación de sistemas propietarios de comercio de hardware desde el concepto hasta la producción. Crear diseño digital y verificación para maximizar la eficiencia y el rendimiento para procesar grandes cantidades de datos a través de los sistemas comerciales. Estar involucrado en el diseño de la latencia ultra baja, de alto rendimiento FPGA basado en los sistemas de comercio financiero personalizado para acelerar la generación de señales de comercio algorítmico y ejecución de órdenes. El rápido giro y la retroalimentación inmediata de los diseños operativos, así como la evaluación de la latencia y el rendimiento. 3 años en el diseño FPGA, incluyendo el ciclo de vida completo del diseño FPGA incluyendo arquitectura de hardware, codificación RTL, simulación, integración de sistemas, validación de hardware y pruebas. La experiencia con el software de diseño Altera es una ventaja, pero la experiencia con el software de diseño Xilinx también es una ventaja. Experimentado y bien versado en el Sistema Verilog y VHDL (Sistema Verilog, Verilog, C, Bash o Makefile). Experiencia de construcción de sistemas digitales para una variedad de dominios, incluyendo la experiencia de comunicaciones por cable / inalámbrico con el comercio y las finanzas computacionales es muy deseado. Familiarizado con las herramientas de síntesis de FPGA y el análisis de tiempo estático son deseables pero no es necesario. Familiarizado con los principios de la construcción de bancos de prueba aleatorios automatizados, auto-comprobados y dirigidos. La familiaridad con el uso de herramientas de depuración on-chip como Alteras SignalTap o Xilinxs ChipScope es altamente deseable. Familiaridad con el lenguaje C para la incorporación de funciones de modelado de software. Debe tener fuertes habilidades para resolver problemas, ser adaptable, y estar orientado al equipo. Experiencia financiera NO es necesario. Educación: Licenciatura en Ingeniería Eléctrica, Ingeniería Informática, o Maestría en Informática preferida. Louis Liu, fundador y CEO Louis fundó Matrix Trading en 2007 con un único objetivo de diseñar el sistema de comercio más seguro y rápido del mundo. Después de un esfuerzo de varios años y una gran cantidad de ensayo y error, Louis ha liderado con éxito un equipo de ingenieros de hardware y software para completar un sistema de comercio de extremo a extremo basado en hardware puro que incluye una planta de ticker, una pasarela de pedidos, El sistema de riesgo comercial y una plataforma de comercio de programas. Antes de Matrix, Louis fue co-fundador y co-CEO de Sonic Trading, una empresa de tecnología de comercio pionera. Louis diseñó el sistema comercial de Sonic39 desde cero, y lo convirtió con éxito de un sistema de comercio de día a una plataforma institucional. Después de que Sonic fuera adquirida por el banco de Nueva York, Louis sirvió como director de gerencia responsable de los sistemas de comercio de la equidad de 2004 a 2006. Louis recibió su soltero y master39s grados de la universidad de Columbia en la investigación de la operación. Jonathan Durinda, Director de Producto y Desarrollo de Negocios Jonathan es un veterano de la industria con 19 años de experiencia en comercio electrónico, y se ha centrado en ofrecer a sus clientes lo último en tecnología comercial. Anteriormente, manejó con éxito líneas globales de productos multi-activos para las plataformas Spear Leeds y Kellogg REDI Plus, Sonic Trading y Neovest. Antes de unirse a Matrix, Jonathan fue Jefe de Servicios al Cliente de Amp Product Management para Portware y TradingScreen, donde fue responsable de la innovación de productos, ayudándoles a convertirse en líderes en sus respectivos mercados. Con esta experiencia surgió la visión y reconoció los valiosos beneficios de un enfoque centrado en el hardware. En Matrix, Jon continúa trabajando con sus ingenieros para aprovechar el poder del hardware, para que sus clientes puedan mejorar y avanzar en su negocio de comercio electrónico. Calvin Wen, Director de Ingeniería Calvin ha estado a la vanguardia del comercio electrónico desde que se unió a Matrix Trading. Calvin es responsable del soporte técnico y el aspecto de ingeniería de la investigación y desarrollo de productos. Antes de la Matriz, Calvin estudió ingeniería eléctrica con una concentración en la seguridad de la red en la Escuela Politécnica de Ingeniería de la Universidad de Nueva York, donde recibió un título de maestría en ingeniería eléctrica. Desarrollando un interruptor de matrícula de comercio electrónico basado en FPGA con el módulo LabVIEW FPGA y NI FlexRIO Sistemas a nivel de red. El Desafío: Los eventos de alta volatilidad como el Crash de Flash del 6 de mayo de 2010 provocaron que el Comité de Valores y Cambios de Estados Unidos (SEC, por sus siglas en inglés) y la Comisión de Comercio de Futuros de Mercancías de los Estados Unidos CFTC) para encargar controles de riesgo y seguridad en el proceso de comercio electrónico. La latencia y el determinismo son indicadores clave del desempeño de los sistemas de comercio electrónico. La solución: Utilizar el módulo NI LabVIEW FPGA y el hardware NI FlexRIO para desarrollar rápidamente un switch HPC de determinación de alto rendimiento basado en FPGA que permite a un operador cancelar sus órdenes abiertas. Se realiza electrónicamente (véase la figura 1). Períodos de comercio máximos proporcionan las mejores oportunidades de comercio para los beneficios, pero también presentan el mayor riesgo de pérdidas potenciales. Durante los periodos de mayor actividad comercial, los datos de mercado que los sistemas comerciales deben consumir y procesar aumentos hasta el punto en que los sistemas comerciales se ralentizan y se vuelven ineficaces. La HFT está afectando la dinámica del mercado y generando interesantes debates 1. Independientemente de si una empresa se involucra o no en la HFT, necesita proteger sus activos de eventos como el Flash Crash de 6 de mayo de 2010 2 .160 Es posible que una empresa comercial que utilice un sistema de cancelación de órdenes basado en una matriz programable de campo (FPGA) pueda haber salido del mercado más rápido que cualquier otra empresa comercial, reduciendo así las pérdidas (véase la figura 2). Las firmas financieras comunican datos de mercado y comercio a través de estándares de mensajería tales como el Protocolo de intercambio de información financiera (FIX), un estándar de mensajería de transacciones de intercambio de valores electrónicos en tiempo real Administrado por FIX Protocol Limited (FPL), un organismo internacional de estándares sin fines de lucro de los miembros de la industria de servicios financieros, incluyendo instituciones de compra, vendedores, vendedores, ECNs / Intercambios, reguladores y otras asociaciones comerciales. El software del motor FIX procesa y genera mensajes FIX. QuickFIX es el motor de FIX de código abierto de facto. Las empresas financieras utilizan QuickFIX y motores FIX comerciales de código cerrado. Las empresas financieras están recurriendo a la tecnología HPC para proporcionar una ventaja adicional sobre sus competidores. Cada nivel de software está optimizado y, en los últimos años, las empresas están optimizando sus opciones de sistema de comercio mediante el uso de hardware reconfigurable. FPGAs: hardware reconfigurable Los FPGA optimizan los sistemas de trading a nivel de red. Pueden ayudar a generar y procesar datos de red, descargando así ciertas tareas del software. 3. Las FPGAs, que pueden tener hasta 1.000 núcleos 4 para el procesamiento de datos en paralelo, no tienen sistema operativo y la instrucción de búsqueda de la fluctuación 5. Los FPGA se programan utilizando un lenguaje de descripción de hardware (HDL) como Verilog o VHDL. No todos los algoritmos pueden ser implementados en un FPGA, que es en parte debido a la naturaleza de los FPGAs y en parte debido a que el HDL es de bajo nivel. HDL requiere más conocimiento de hardware de destino que los lenguajes de programación tradicionales como ANSI C o C. Además, la codificación HDL puede resultar en tres o cinco veces más tiempo de desarrollo (si el algoritmo puede incluso ser implementado en un FPGA). Estos idiomas son difíciles de aprender y resultan en archivos de código fuente muy largos que a menudo realizan muy poco con mucho esfuerzo. El protocolo FIX está basado en una cadena y puede beneficiarse enormemente de un FPGA porque las funciones de cadena están entre las menos eficientes en una CPU. La Plataforma Tecnológica NI PXI Debido a que PXI se basa en tecnologías de PC estándar como Windows y PCI, integrar PXI en estos sistemas es similar a integrarlos con una PC. El bus PXI combina el bus PCI de alta velocidad con sincronización y sincronización. El bus de disparo PXI consta de ocho líneas de bus de disparo compartido, un disparador de estrella de baja inclinación y un reloj de referencia de sistema común de 10 MHz. Estas características de sincronización pueden transmitir señales de disparo, reloj y otras señales entre módulos PXI para realizar mediciones precisas y de alto rendimiento. NI FlexRIO NI FlexRIO es una plataforma de hardware reconfigurable basada en PXI y PXI Express desarrollada por NI que cuenta con dos partes: módulos NI FlexRIO FPGA y módulos adaptadores NI FlexRIO. Juntos, este hardware forma un sistema de hardware de alto rendimiento y reconfigurable que puede programar con LabVIEW FPGA incluso si no tiene conocimientos de diseño HDL. El módulo LabVIEW FPGA de NI LabVIEW FPGA proporciona un enfoque gráfico para desarrollar la lógica FPGA. Puede programar algoritmos financieros complejos en FPGAs sin conocimientos de diseño digital en profundidad o herramientas complejas de automatización de diseño electrónico (EDA). LabVIEW es claramente adecuado para la programación FPGA porque intuitivamente representa el paralelismo FPGA inherente. Figura 3: Diagrama de bloques de muestra de un módulo FPGA de LabVIEW El uso de un entorno de desarrollo gráfico de alto nivel (Figura 5) como LabVIEW FPGA reduce el tiempo de desarrollo sin comprometer las ganancias de rendimiento de FPGA. Bajo el capó, LabVIEW FPGA utiliza técnicas de generación de código para sintetizar el entorno de desarrollo gráfico al hardware FPGA, que en última instancia ejecuta las herramientas de síntesis FPGA. Los bucles temporizados LabVIEW FPGA de ciclo único (SCTL) proporcionan determinismo garantizado para ejecutarse dentro de un período de tiempo especificado de al menos 40 MHz. Esta aplicación utiliza un SCTL funcionando a 125 MHz. Puede utilizar hardware personalizado para crear sincronización única y activar rutinas de control de velocidad ultra alta que se conecten a protocolos digitales y aplicaciones que requieran fiabilidad de hardware de alta velocidad y determinismo estricto. Para esta aplicación, LabVIEW FPGA crea un sistema de hardware basado en el protocolo. Figura 4: Escenario del módulo FPGA de NI FlexRIO Un intermediario está conectado a un intercambio. Los mensajes comerciales entre el intermediario y el intercambio utilizan el formato de protocolo FIX. El corredor-comerciante envía las órdenes, que el intercambio busca emparejar. Todas las órdenes del broker-dealer están abiertas hasta que una orden que empareja entra en el intercambio. Las órdenes emparejadas se envían de vuelta al broker-dealer como ejecutado. En algún momento, el broker-dealer detecta un evento, resultando en la necesidad de cancelar todas las órdenes abiertas. Suponiendo que el evento detectado hará que muchos otros corredores de bolsa deseen cancelar sus órdenes abiertas al mismo tiempo, los que cancelan primero reducirán sus pérdidas potenciales (Figura 5). Figura 5: Broker-dealer manteniendo una conexión a un intercambio usando mensajes FIX. El intercambio también está conectado a otros mercados y acepta el orden de estos también. Tras un evento de activación especial, el broker-dealer envía una serie de órdenes de cancelación a la bolsa para obtener la orden fuera del mercado tan pronto como sea posible. Implementación Este sistema utiliza dos computadoras conectadas directamente a través de un cable Ethernet de cruce. Las computadoras se comunican con FIX 4.2, que funciona a través de TCP / IP a 1 GB / s. Ambos equipos ejecutan Microsoft Windows XP en CPU Intel x86. Una computadora representa al intermediario y la otra es el intercambio. El intermediario envía al cambio varias órdenes de compra o venta que no se ejecutan. Tras la detección de activación, el broker-dealer envía mensajes de cancelación de orden FIX para todos los pedidos abiertos (Figura 6). Figura 6: QuickFIX en funcionamiento normal con la tarjeta de interfaz de red basada en FPGA. Los eventos se activan directamente dentro del FPGA, que genera solicitudes de cancelación FIX y las coloca dentro de los paquetes TCP / IP válidos de una sesión FIX existente mantenida por el iniciador QuickFIX. El sistema de broker-dealer es una computadora conectada a un chasis NI-PXI-1033 de 5 ranuras con un controlador MXI-Express integrado. Dos tarjetas PXI se conectan al chasis PXI (un módulo FPX NI FlexXP de NI PXI-7953 con un FPGA Xilinx Virtex-5 LX85 y un dispositivo de adquisición de datos NIPX-6070E). El módulo NI FlexRIO tiene un adaptador Prevas Mimas Gigabit Ethernet, que tiene dos conectores 8P8C. Los adaptadores NI FlexRIO y Prevas Mimas se combinan para funcionar como la tarjeta de interfaz de red del intermediario-distribuidor. Todo el tráfico de red pasa por el módulo NI FlexRIO y uno de los puertos del adaptador Gigas Ethernet Gigas de Prevas Mimas (el otro puerto no se utiliza para esta aplicación). El adaptador Prelas Mimas tiene un chip PHY que convierte las señales eléctricas 8P8C entrantes en tramas Ethernet y viceversa. Las tramas Ethernet entran en el Xilinx Virtex-5 LX85 FPGA en bytes (U8). En condiciones normales, el módulo NI FlexRIO FPGA envía los datos de trama Ethernet de la capa-dos a través del adaptador Prevas Mimas y al pasarlo al bus PXI, de modo que sea accesible Por programas reconfigurables de interfaz de controladores de E / S (RIO) de NI. QuickFIX normalmente se interconecta con las funciones de Winsock, que interactúan con una pila TCP / IP de origen cerrado de Windows. Debido a que es de código cerrado, no puede interconectarse con los controladores RIO, por lo que esta aplicación utiliza lwip, una pila TCP / IP de código abierto. Modificamos todas las llamadas QuickFIX a Winsock para llamar a la pila TCP / IP de lwip, que modificamos para interactuar con los controladores RIO. Utilizamos un dispositivo DAQ PXI-6070E para recibir y transferir el disparador de órdenes de cancelación. Una de las líneas de integración de sistemas en tiempo real (RTSI) PXI estableció una conexión eléctrica directa entre la tarjeta DAQ y el módulo NI FlexRIO FPGA. Conectamos un botón externo a una de las entradas digitales del dispositivo DAQ para que, cuando se pulsa, el módulo FPGA lea una señal digital. El hardware lee la señal sin ayuda del ordenador o del software. Equipo de intercambio El equipo de intercambio se compone de otro equipo que ejecuta una versión sin modificar de QuickFIX que se ejecuta en modo de servidor. La interfaz de red se realiza a través del puerto Gigabit Ethernet nativo. Su función es mantener una orden abierta hasta que llegue una coincidencia o se cancele la orden. Resultados Varios órdenes de no coincidencia se introducen en el programa QuickFIX del broker-dealer. Se envía a la computadora de intercambio, que los mantiene como órdenes abiertas. El programa QuickFIX del broker-dealer mantiene una lista de sus órdenes abiertas. Siempre que cualquier aspecto de las órdenes abiertas cambie en el sistema de broker-dealer, el FPGA recibe una copia de la información de cancelación para cada orden abierta. A continuación se muestra un ejemplo de mensaje FIX 4.2 ORDER SINGLE (etiqueta 35D) en caracteres hexadecimal offset y legibles solamente. Figura 8: Ejemplo de mensaje FIX 4.2 ORDER SINGLE (etiqueta 35D) en hex de desplazamiento y los caracteres legibles. Figura 9: Ejemplo de un mensaje FIX 4.2 ORDER CANCEL REQUEST (etiqueta 35F) en el hex de desplazamiento y los caracteres legibles. Al pulsar el botón conectado al dispositivo DAQ PXI-6070E se genera un disparo de cancelación de órdenes. El FPGA genera un mensaje de cancelación de orden FIX para cada orden abierta. Los mensajes FIX se inyectan en la sesión TCP en vivo entre el broker-dealer y las máquinas de intercambio. La computadora de intercambio recibe los mensajes de cancelación de orden FIX y, sin darse cuenta de que esos mensajes fueron creados por la FPGA (y no por QuickFIX en la computadora del broker-dealer), cancela todas las órdenes referenciadas como si el broker - Hazlo Para todo el tráfico FIX normal, la aplicación QuickFIX gestiona cada creación de mensaje FIX, mientras que la pila TCP / IP de software gestiona el segmento TCP y la creación de paquetes IP. Cuando se produce un evento de disparo, el FPGA gestiona todas las tareas de software QuickFIX y TCP / IP generando los mensajes FIX, los segmentos TCP y los paquetes IP. Cuando la carga útil final se transfiere al PHY, el módulo FPGA calcula la trama Ethernet y la comprobación de redundancia cíclica (CRC). Conclusión La tecnología FPGA establecida para los datos de mercado 3 es ahora relevante para aplicaciones como la generación de mensajes comerciales. El volumen de comercio y los aumentos de datos están superando a la tecnología de los sistemas comerciales. Las empresas financieras buscan optimizar el sistema de comercio y, hasta hace poco, se han centrado en el software. Con la optimización del hardware viene el señuelo de crear el mundo más rápido y más determinista sistema de comercio. Mediante el módulo LabVIEW FPGA, puede desarrollar sistemas de negociación acelerados por hardware con riesgos y costos administrados. El PXI de plataforma abierta puede integrar procesamiento y generación de datos de red basados ​​en FPGA y sellos de tiempo IEEE 1588v2 (2008) de una fuente de tiempo GPS para mediciones de latencia. Los módulos PXI Express FPGA pueden comunicarse eficientemente entre sí sin una CPU anfitriona que utilice la transmisión de datos punto a punto para sistemas comerciales multi-FPGA. Las empresas financieras ahora pueden optimizar tanto el software del sistema comercial como el hardware para una mayor diferenciación y una mayor competitividad. 2. CFTC y SEC, Hallazgos con respecto a los eventos del mercado del 6 de mayo de 2010 - Informe del personal de la CFTC y SEC al Comité Consultivo Mixto sobre Cuestiones Regulatorias Emergentes, 30 de septiembre de 2010, sec. gov/news/studies/2010 /marketevents-report. pdf 5. Scott Sirowy y Alessandro Forin, Microsoft Research, Wheres the Beef Por qué los FPGAs son tan rápidos. Septiembre de 2008, research. microsoft/pubs/70636/tr-2008-130.pdf Próximos Pasos Revise el LabVIEW en Finanzas NI Community Page Ver un Tutorial sobre Precios de Opciones